二戰期間，為了能在戰爭中有效監測敵方部隊位置，及遠距離辨別敵我部隊的需求，雷達就這樣誕生了；二戰結束後，隨著各個科學領域的進步，雷達技術不斷發展，相較於其他感測機制如紅外線、超音波、雷射等，雷達能在大範圍感測之下保持性能穩定，較不受其他環境因素的影響；如今雷達早已克服了諸多限制而普及於交通、安全、醫療等民間應用上，在這個科技發達的時代，其重要性可說是與日俱增。

在一個雷達系統接收端中，天線所接收到的射頻訊號，會先透過低雜訊放大器將其放大到後端電路可辨識處理的程度，再經由前端電路混頻器降頻後，送交給類比基頻電路做訊號放大處理，並利用高階濾波器濾除頻帶外雜訊，最後將類比資料送交給類比數位轉換器，取得我們要的數位訊號；簡言之，類比基頻電路在接收端後端電路所扮演的腳色，就是提供所需之增益及濾波。

本論文提出一個類比基頻電路的設計，其組成包含了電壓緩衝器、可變增益放大器、四階巴特沃茲低通濾波器、二階等化器以及另一個電壓緩衝器，有著0至100dB的可變增益範圍，其截止頻率為20MHz，並在通帶內有著良好的相位響應特性，此類比基頻電路使用台積電65奈米的CMOS製程來設計，其操作電壓為1.2伏特。

During the period of World War II, radar has been created for searching the position of enemy forces effectively or distinguishing the troops from a long distance. After the Second World War, radar has been highly developed because of the progress of Scientific and technological in different fields. Compared with other sensing mechanisms, like Infrared, Ultrasound or Laser, radar is relatively unaffected by other
Environmental factors and more stable in a wide range of sensing. Today radar has overcome many limitations and become many daily applications in our life. The importance of radar is steadily on the increase.

In the beginning of receiver in a radar system, a RF signal is received by an antenna. And it will be gained by the low noise amplifier (LNA) that the back-end circuit can deal with. After passing the down-conversion Mixers of the front-end circuit, it will be brought to the baseband circuit for amplifying the signal. And the noise will be filtered by a higher-stage low pass filter. In the last, the analog information will be referred to an ADC for the new digital information that we expect. In short, the baseband circuit is to amplify the signal and eliminate the noise outside the cutoff frequency.

This thesis presents an analog baseband circuit design. It includes an unit gain buffer, a programmable gain amplifier, a fourth-order Butterworth low pass filter, a second-order equalizer and another unit gain buffer. The circuit has zero to hundred dB programmable gain. The cutoff frequency is 20MHz. It also has a nice phase response in passband frequency. The baseband circuit is implemented with TSMC 65nm process, operating at 1.2 volt.

目錄
中文摘要 II
Abstract(英文摘要) III
目錄 V
第一章 簡介 1
1.1研究動機(Motivation) 1
1.2論文章節組織 2
第二章 研究背景及相關研究介紹 3
2.1類比基頻電路介紹 3
2.2濾波器介紹 4
2.2.1濾波器種類 5
2.2.2品質係數 6
2.2.3轉移函數分析 7
2.2.4相位響應(Phase Response) 9
2.2.5巴特沃茲濾波器(Butterworth Filter) 10
2.2.6柴比雪夫濾波器(Chebyshev Filter) 13
2.2.7貝索濾波器(Bessel Filter) 15
第三章 後端電路之類比基頻電路(Analog Baseband Circuit) 17
3.1電壓緩衝器(Unity Gain Buffer) 17
3.1.1差動差分放大器電路圖(DDA Schematic) 20
3.1.2軌對軌輸入級(Rail-to-rail input stage) 22
3.1.3浮動電流源CLASS AB輸出級(Floating current source CLASS AB output stage) 28
3.1.4電晶體尺寸 30
3.1.5模擬結果 31
3.2全差動運算放大器(Fully Differential OPA) 35
3.2.1電路圖(Schematic) 35
3.2.2電晶體尺寸 37
3.2.3模擬結果 38
3.3可變增益放大器(Programmable Gain Amplifier，PGA) 40
3.3.1可變電阻及開關 42
3.3.2電阻參數 43
3.3.3模擬結果 44
3.3.4操作轉導放大器(Operational Transconductance Amplifier，OTA) 46
3.3.5電晶體尺寸 47
3.3.6模擬結果 47
3.3.7直流偏移校正電路(DC Offset Cancellation Circuit) 49
3.4四階巴特沃茲低通濾波器(Fourth-Order Butterworth Low Pass Filter) 52
3.4.1 Tow-Thomas Biquad 52
3.4.2完整電路及元件參數 54
3.4.3模擬結果 56
3.5二階等化器(Second-Order Equalizer) 57
3.5.1完整電路及元件參數 57
3.5.2模擬結果 59
3.6偏壓電路設計(Biasing Circuit Design) 60
3.6.1電晶體尺寸 63
3.6.2模擬結果 63
3.7後端電路模擬(Back-End Circuit Simulation) 65
3.8晶片布局(Chip layout) 66
第四章 總結及未來發展 68
參考文獻 69


圖目錄
第二章
圖2- 1 雷達系統接收端之基頻電路 3
圖2- 2 二階被動式濾波器 4
圖2- 3 二階主動式濾波器 4
圖2- 4 五種理想濾波器之頻率響應圖 5
圖2- 5 理想與實際低通濾波器之頻率響應圖 6
圖2- 6 品質係數與帶通濾波器 7
圖2- 7 不同品質係數下之低通濾波器頻率響應圖 7
圖2- 8 五種濾波器極零點位置圖 9
圖2- 9 巴特沃茲低通濾波器極點位置圖 11
圖2- 10 N=2和4之極點位置圖 12
圖2- 11 巴特沃茲低通濾波器實際模擬頻率響應圖 13
圖2- 12 N=3和4之柴比雪夫濾波器頻率響應圖 14
圖2- 13 柴比雪夫低通濾波器實際模擬頻率響應圖 15
圖2- 14 貝索低通濾波器實際模擬頻率響應圖 16
第三章
圖3- 1 類比基頻電路 17
圖3- 2 單增益緩衝器 18
圖3- 3 Differential Difference Amplifier for buffer 18
圖3- 4 單增益電壓緩衝器(DDA)之頻率響應 19
圖3- 5 不同Corner溫度下之頻率響應(高頻) 19
圖3- 6 差動差分放大器電路圖 20
圖3- 7 伸縮疊接架構 22
圖3- 8 軌對軌共模電壓輸入範圍 22
圖3- 9 低於式3.3 Vsup,min之軌對軌共模電壓輸入範圍 23
圖3- 10 加入電流控制電路之軌對軌輸入端 24
圖3- 11 接收端電流圖 25
圖3- 12 未接電流控制電路之輸入端總轉導模擬 27
圖3- 13 有接電流控制電路之輸入端總轉導模擬 27
圖3- 14 浮動電流源CLASS AB輸出級概念圖 28
圖3- 15 浮動電流源在不同共模電壓下之電流量模擬 29
圖3- 16 差動差分放大器之波德圖(TT 27) 31
圖3- 17 差動差分放大器在不同製程參數和溫度下之增益 31
圖3- 18 不同輸入共模電壓下之增益(TT 27) 32
圖3- 19 DDA + ADC (Pre-sim) 34
圖3- 20 DDA + ADC (Post-sim) 34
圖3- 21 全差動運算放大器 35
圖3- 22 Fully Differential OPA Schematic 36
圖3- 23 全差動放大器之波德圖(TT 27) 38
圖3- 24 全差動放大器在不同製程參數和溫度下之增益 38
圖3- 25 OPA在不同輸入共模電壓下之增益(TT 27) 39
圖3- 26 可變增益放大器 40
圖3- 27 一級可變增益放大器頻率響應模擬結果 41
圖3- 28 五級可變增益放大器頻率響應模擬結果 41
圖3- 29 可變電阻串接方式 42
圖3- 30 傳輸門電路開關 42
圖3- 31 第一級可變電阻串接方式 43
圖3- 32 第一級可變電阻模擬值 44
圖3- 33 操作轉導放大器電路圖 46
圖3- 34轉導放大器之波德圖(TT 27) 47
圖3- 35 轉導放大器在不同製程參數和溫度下之增益 48
圖3- 36 加入直流偏移校正電路之可變增益放大器 49
圖3- 37 直流偏移校正電路回授概念圖 50
圖3- 38 直流偏移校正電路之頻率響應圖 50
圖3- 39 一級可變增益放大器加上直流偏移校正電路之頻率響應模擬結果 51
圖3- 40 五級可變增益放大器加上直流偏移校正電路之頻率響應模擬結果 51
圖3- 41 Tow-Thomas Biquad系統圖 52
圖3- 42 Tow-Thomas Biquad電路架構圖 53
圖3- 43 四階巴特沃茲低通濾波器電路圖 55
圖3- 44 四階巴特沃茲低通濾波器之頻率響應(Pre-Sim) 56
圖3- 45 四階巴特沃茲低通濾波器之頻率響應(Post-Sim) 56
圖3- 46 四階巴特沃茲低通濾波器群延遲模擬圖 57
圖3- 47 二階等化器電路圖 58
圖3- 48 加入二階等化器後之頻率響應模擬圖 59
圖3- 49 加入二階等化器後之群延遲模擬比較圖 59
圖3- 50 自行偏壓電路 60
圖3- 51 偏壓電路架構圖 61
圖3- 52 偏壓點電流 63
圖3- 53 偏壓點V_0.6隨供應電壓改變之偏移狀況 64
圖3- 54 偏壓點V_b1隨供應電壓改變之偏移狀況 64
圖3- 55 後端電路Pre-Sim 65
圖3- 56 後端電路Post-Sim 65
圖3- 57 類比基頻電路佈局圖 66
圖3- 58 CMOS雷達佈局圖 67

表目錄
表3- 1差動差分放大器之電晶體尺寸 30
表3- 2差動差分放大器之模擬數據 32
表3- 3 全差動運算放大器電晶體尺寸 37
表3- 4 Fully Differential OPA (Pre-sim) 39
表3- 5 Fully Differential OPA (Post-sim) 40
表3- 6 傳輸門電路開關之電晶體尺寸 42
表3- 7 開關電路之電阻參數 44
表3- 8第一級實際與理想之增益差距 45
表3- 9 操作轉導放大器之電晶體尺寸 47
表3- 10轉導放大器之模擬數據 48
表3- 11 四階低通濾波器之被動元件參數 56
表3- 12 二階等化器之被動元件參數 59
表3- 13 偏壓電路電晶體尺寸 63

[1] E. J. Foster, "Active low-pass filter design", IEEE Trans. Audio, vol. AU-13, pp.104 -111 1965.
[2] B. Razavi, Design of Analog CMOS Integrated Circuit. Boston, MA: McGraw-Hill, 2001.
[3] Giuseppe Ferri and Willy Sansen, "A Rail-to-Rail Constant-gm Low-Voltage CMOS Operational Transconductance Amplifier", IEEE Journal of Solid-State Circuit, Vol.32, No.10, October 1997.
[4] P. E. Allen, CMOS Analog Circuit Design. New York : Oxford,2002.
[5] R. Hogervorst, R. J. Wiegerink, P. A. DeJong, J. Fonderie, R. F.
Wassenaar, and J. H. Huijsing, "CMOS low voltage operational amplifiers with constant-gm rail-to-rail input stage", Analog Integrated Circuits and Signal Processing, vol. 5, pp. 135–146, 1994.
[6] Yi Zhang , Qiao Meng, Zhigong Wang, Shuoxi Chen, "Constant-gm Low-Power Rail-to-Rail Operational Amplifier", IEEE Wireless Communications & Signal Processing,Nov. 2009.
[7] R. Hogervorst, J. P. Tero, R. G. H. Eschauzier, and J. H. Huijsing, "A Compact Power-Efficient 3 V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries", IEEE Journal of Solid State Circuits, 29, 12, 1505-1513, 1994.
[8] Sanghoon Park, Kwangho Ahn, Kijin Kim, " An 880 / 1760 MHz tunable bandwidth active RC low-pass filter using high gain amplifier", IEEE SoC Design Conference (ISOCC), pp.455 - 457, Nov. 2012.
[9] K. N. Leung, P. K. T. Mok, "Analysis of Multistage Amplifier-Frequency Compensation", IEEE Trans on Circuits and Systems -part I, Vol. 48, No. 9, pp. 1041-1056, September 2001.
[10] R. G. H. Eschauzier, J. H. Huijsing, Frequency Compensation Techniques for Low-Power Operational Amplifiers, Kluwer Academic Publishers, Boston, 1995.