現今半導體產業元件微縮是必然趨勢，但當元件以二氧化矽做為介電層微縮到1.5 nm以下會導致嚴重的漏電流問題，所以現在閘極介電層都使用高介電值的金屬氧化物取代原有的二氧化矽氧化層，藉此減少漏電流的發生和微縮EOT，高介電值的介電層以及與Si界面的IL(Interfacial-Layer)層做不同處理，期望能更加改善元件品質，進而達到我們的主要目的-微縮EOT與減少漏電流等等電特性上的優點，而過程中會產生許多額外的問題。如電荷捕獲，臨界電壓飄移，載子遷移率下降等，因此應用在高介電係數閘極介電層電晶體上的界面陷阱及氧化層陷阱可靠度分析因應而生。
論文第一部分介紹電荷汲引技術(charge pumping)的基本原理與量測方法，藉由載子的捕捉與複合得到之淨電流，稱為汲引電流(Icp)。將不同的汲引電流換算後可得到對應的界面陷阱密度與能量分佈狀況，以及得到邊緣陷阱密度與空間分佈的關係。
論文第二部分，則直接進入實驗步驟，通過使用電荷汲引技術分析方法，得到了經過不同鹵素電漿處理的界面層品質狀況，同時，根據量測到的基本電性進行對比，從而得到了經過Cl2電漿處理的樣本有最優的電性和最好的界面層品質，得到最低的界面缺陷密度，同時邊緣缺陷深度分佈均好於其他樣本，而使用HBr電漿處理的樣本雖然可以改善界面層的缺陷密度分佈，但是並沒有影響到邊緣缺陷的分佈狀況，而使用CF4電漿處理的樣本，在界面處的缺陷並沒有明顯降低，但是邊緣缺陷情況卻得到了極小的改善。
論文第三部分，則應用電荷汲引技術與更新的Desorb製程研究中，高溫后通過氧脫附再成長界面層來提高界面層品質，而以此來降低界面層缺陷分佈，并提升基本電特性及元件的可靠度特性，而我們通過使用電荷汲引技術分析，得到了經過高溫處理之後，使用SRPO製程方式處理的元件雖然在電特性上表現較好，並且有改善了部分界面層缺陷情況，但是卻增加了邊緣缺陷的數量，且漏電流較大，造成後續可靠度量測中，元件可靠度較差，而使用H2O2再成長處理的元件，在電性上表現同意優異，且在保有同樣邊緣缺陷數量的情況下，改善了元件的界面缺陷情況，使用SC1再成長處理的元件則是在保有極好電性及相同的界面層缺陷的情況下，改善了邊緣缺陷分佈，同時提高了元件的可靠性，而使用SC2再成長處理的元件，雖然很好的改善了界面層的缺陷分佈及邊緣缺陷情況，但是卻沒有很好的基本電特性。
論文第四部分，則應用電荷汲引技術與純鍺基MOSFET中，不但嘗試使用較新的ZrO2的作為介電層材料，還引入最新的Microwave退火方式，通過嘗試電荷汲引技術分析得到不同的介電層及不同的熱退火處理，對元件界面層品質及基本電特性的影響，從而得到最優的製程選擇，我們發現使用微波退火方式的元件擁有最佳的電特性表現及最佳的界面層品質狀況，而在ZrO2為介電層的研究中，使用RTA方式進行退火處理的元件電特性及界面層缺陷情況要明顯遜色于使用Sinter燒結方式活化的元件。

摘要 1
致謝 3
目錄 4
表目錄 6
圖目錄 7
第一章 12
序論 12
1.1前言 12
1.2使用高介電係數材料的原因 13
1.3 High-k材料的選擇 13
1.4 Exotic Higher-k介電材料 15
1.5 高介電係數材料所面臨的問題 15
1.6 高介電係數材料議題探討 16
1.6.1 表面氧化層(Interface oxide)工程 16
1.6.2 原子層介電層沉積研究 17
1.7電荷汲引量測技術 18
1.8 論文架構 18
第二章 應用電荷汲引量測技術分析High-κ介電層電晶體陷阱分佈 26
2.1研究動機 26
2.2 界面陷阱密度與能量分佈 (Energy Distribution of Interface Trap Density) 27
2.2.1 基本電荷汲引量測技術 27
2.2.2 陷阱捕捉截面(Capture Cross Section, σ)的計算 28
2.2.3 High-κ電晶體界面陷阱密度能量分佈 29
2.2.4量測結果與討論 30
2.3邊緣陷阱密度縱深分佈的量測 (Depth Profiles of Border Trap Density) 31
2.3.1 高介電係數電晶體的邊緣陷阱 31
2.3.2量測方法與量測裝置 31
2.3.3 縱深分布公式與計算 32
2.3.4量測結果與討論 33
2.4結論 33
第三章 界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之 金氧半電晶體電特性及界面特性研究 45
3.1 研究動機 45
3.2 製程與量測 47
3.2.1 界面層經各種鹵素電漿處理之金氧半電晶體製程條件 47
3.2.2 量測參數 48
3.3 實驗結果與討論 49
3.3.1 界面層經各種鹵素電漿處理後閘極與前閘極金氧半電晶體電特性現象分析比較選擇 49
3.3.2 界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之金氧半電晶體電特性結果分析 50
3.4 結論 54
第四章 界面層高溫處理後再成長之金氧半電晶體電特性分析及可靠度研究 72
4.1 研究動機 73
4.2 製程與量測 74
4.2.1 SRPO技術成長與高溫處理後再成長不同化學氧化界面層做為HfON與矽基板之界面層製程條件 74
4.2.2 量測參數 75
4.3 實驗結果與討論 76
4.3.1 界面層經高溫處理後在以不同的再成長方式製造金氧半電晶體原理現象及物理分析 76
4.3.2界面層經高溫處理後在以不同的再成長方式製造金氧半電晶體電特性結果分析 77
4.4 結論 82
第五章 純鍺基板之金氧半電晶體電特性及界面特性分析 106
5.1 研究動機 107
5.2 製程與量測 108
5.2.1 界面層經各種鹵素電漿處理之金氧半電晶體製程條件 108
5.2.2 量測參數 109
5.3 實驗結果與討論 109
5.3.1 純鍺基板搭配ZrO2與不同溫度退火之金氧半電晶體電特性分析比較 110
5.3.2 純鍺基板搭配HfO2與不同退火製程之金氧半電晶體電特性分析比較 111
5.4 結論 112
第六章 123
結論與展望 123
6.1結論 123
6.2展望 124
參考文獻 126

[1] Jeff Pettinato,International Technology Roadmap for Semiconductors, 2001
[2] Buchanan, Microelectron. Eng.,vol 36, pp.13-20,1997
[3] H. S. Momose, IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996
[4] D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264, 1999
[5] J. H. Stathis, IEEE Transactions on Device and Materials Reliability, vol.1, pp.43-59, 2001
[6] J. H. Stathis, IEEE International Electron Devices Meeting, pp.167-171, 1998
[7] A. I. Kingon, Nature 406, p.1032
[8]H.-S.P. Wong, IBM J. Res. &Dev, vol. 46, p.133-168, 2002
[9] S. M. Sze, Physics of Semiconductor Devices, Second printing July,p.469-486,1996
[10] Yuan Taur, First published 1998, Reprinted, p.161, 187, 1999.
[11] International Technology Roadmap for Semiconductor, 2003
[12] M.Houssa,Material Science and Enginerring R,p.37-85,2006
[13] Tung Ming Pan, Appl. Phys. Lett. vol.78, p.1439
[14] T. H. Hou ., Meeting of the Electrochemical Society, SaltLake City , Utah, 2002
[15] Heiji Watanabe, APL VOLUME 85, NUMBER 3,2008
[16] A. I. Kingon, Nature 406, p.1032,2000
[17]Hiroaki Arimura ,Applied Surface Science 254 6119–6122,2008
[18] J. Huang, D. Heh, Symposium on VLSI Technology Digest of Technical Papers, p.34,2009
[19] G.D. Wilk, J. Appl. Phys. 89, p.5243, 2001
[20] T.A. Raju, JAP 52 p.4877, 1981
[21] P.Sivasubramani, IEDM, p.543 ,2007
[22] G.D. Wilk , J. Appl. Phys. 87, p.484, 2000
[23] A.Kumar , Soc. 55, p.439, 1972
[24] C.Hobbs, et al., IEEE IEDM. 2001, 30.1.1, 2001
[25] S.Saito., IEDM, p.7, 2003
[26] E.Gusev, IEDM., MRS Bull, 2001
[27] Hao Jin, Photovoltaic Energy Conversion,Conference Record of the 2006 IEEE 4th World Conference ,p1071,2006
[28] Ronald Inman , Gregory Jursich, Thin Solid Films 516 8498–8506,2008
[29] J. S. Bruglar and P. G. A. Jaspers, T-ED, Vol.16, p.297, 1969
[30] J. P. Han, et al., VLSI, pp. 161-162, 2003
[31] Y. Maneglia and D. Bauza, JAP, vol. 79, pp. 4187–4192, 1996
[32] S. Jakschik, et al., T-ED, vol. 51, pp.2252-2255, 2004
[33] P. O. Hahn, et al., J. Vac. Sci. Technol. A ,vol 2, pp. 574-3, 1984
[34] T. Yamanka, et al., IEEE Electron Device Lett. ,vol 17, pp178-0, 1996
[35] W. K. Chim, et al., J. Apply. Physic , vol 93, pp.4788-3, 2003
[36] M. Cho, J. H. Kim, C. S. Hwang, H.-S. Ahn, S. Han, and J. Y. Won, Appl. Phys. Lett. 90, 182907 2007.
[37] Hong Bae Park ,Samsung Electronics R&D Center, APPLIED PHYSICS LETTERS 94, 042911 ,2009
[38] W. C. Wu, , et al., Solid-State Device Research Conference (ESSDERC), p.416 -419, 2010
[39] 國立清華大學洪皓智論文, 2012
[40] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006
[41] C Kang, et al., IEEE, p.122, 2005
[42] M. S. Akbar, et al., APL 86, 032906 ,2005
[43] Renee Nieh, et al., APL 81, p.1663, 2002
[44] 許芳銘，國立清華大學工程與系統科學所，2011
[45] Mondal, C, et al., TED 59, p.2338, 2012
[46] Lee, Y, C, et al., IEDM, p.23.3.1, 2012
[47] Takenaka, M, et al., TED 61, p.416, 2014