隨著定律Moore's Law的微縮，電晶體的特性改善，尺寸也同時越來越小，在未來CMOS元件技術中等效氧化層厚度(EOT)也被要求縮小到1.0 nm以下。因此除了探討使用high-k材料的技術以外，基板材料的選擇也成為近幾年來熱門的研究項目。鍺相較於矽而言，電子的遷移率可提升兩倍、電洞的遷移率可以提升至四倍，故利用純鍺基板以及high-k材料來達成超薄等效氧化層厚度，以及更高的載子遷移率對於通道電流傳輸可以大大改善。但鍺半導體材料製程也存在許多困難，在400 ℃下產生易揮發氣體、不耐高溫且容易水解，鍺擴散造成的漏電流以及氧化鍺的介面工程皆是我們致力於改善的目標。
本論文的研究以使用純鍺基板，於ALD (Atomic Layer Deposition System)中堆疊不同的high-k以提升鍺基板元件的特性，其中第一部分，使用氮氧化鉿(HfON)做為high-k材料製作MOS電容，調變當中的氮含量並且探討其電性上的改變。實驗結果可以發現，當HfON中的含氮比例為3.7 %時，等效氧化層厚度是最低的4.2 Å，閘極漏電流則是維持在100 A/cm2。從XRD圖中也可以推測，high-k層中的HfON因為GeO的擴散，增進形成一介電係數非常高的Tetragonal phase，而元件在其他電性上的的表現如Hysteresis、Frequency dispersion以及Stress也是不錯的。
第二部分中，我們參入二氧化鋯(ZrO2)材料進入high-k層中，比較ZrO2與HfON以及交互堆疊層在電性上的差異。實驗結果可以發現，使用下層ZrO2，上層HfON之條件可以製作出一超薄等效氧化層厚度之介電層，EOT約為3 Å，且稍微降低了閘極漏電流。另外我們也發現使用單層的介電層材料ZrO2及HfON在元件的可靠度特性上，不管是Hysteresis，Stress induced Vfb voltage shift，以及SILC上都會比堆疊層要來的好。
第三部分中，延續上兩部分所得到的結果，利用單層HfON以及單層ZrO2介電層製作電晶體元件，探討其在電特性上的差異。實驗結果可以發現，Ge MOSFET有著更大的驅動電流以及更薄的EOT，當我們利用ZrO2作為介電層材料時，得到的元件電特性也較HfON好，其中電子遷移率約為373 cm2/V-s，更能表現出鍺電晶體在未來CMOS研究的重要性。

目錄
摘要 I
表目錄..........................................................................................................................VI
圖目錄........................................................................................................................VII
第一章 序論 1
1.1前言 1
1.2使用鍺基板作為載子通道材料 1
1.3高介電係數(High-k)介電材料導入的原因 2
1.4高介電係數(High-k)材料的選擇 3
1.5 界面缺陷鈍化(Interface defect passivation) 4
1.6 介面層的形成方式 5
1.7 原子層沉積系統(Atomic Layer Deposition System) 6
1.8 論文架構 7
第二章 元件製程與量測 15
2.1不同氮含量HfON及堆疊ZrO2高介電層之純鍺基板MOS元件及PMOSFET元件製程流程 15
2.1.1 實驗前晶片清洗 15
2.1.2以H2O plasma製程方式之GeO2介面層製程與閘極介電層成長 16
2.1.4金屬閘電極與接觸電極的形成 16
2.1.5源極(Source)、汲極(Drain)、基極(Base)的形成 16
2.1.5接出金屬導線、燒結 17
2.2電性量測 17
2.2.2金氧半電晶體的量測 20
2.3 物性分析 21
2.3.1 X光繞射儀 21
2.3.2 X射線光電子能譜儀 22
2.3.3穿透式電子顯微鏡 22
第三章 氮氧化鉿鍺金氧半電容之氮含量調變的元件電特性研究 25
3.1研究動機 25
3.2製程與量測 26
3.2.1製程條件 26
3.2.2量測參數 27
3.3實驗結果與討論 28
3.3.1鍺金氧半電容中氮氧化鉿之氮含量調變電特性分析 28
3.3.2鍺金氧半電容中氮氧化鉿之氮含量調變物理特性分析 32
3.4結論 33
第四章 氮氧化鉿與氧化鋯堆疊之鍺金氧半電容的元件電特性研究 45
4.1研究動機 45
4.2製程與量測 46
4.2.1製程條件 46
4.2.2量測參數 47
4.3實驗結果與討論 47
4.3.1氮氧化鉿與氧化鋯堆疊之鍺金氧半電容之電特性分析 47
4.3.2氮氧化鉿與氧化鋯堆疊之鍺金氧半電容之元件物理特性分析 51
4.4結論 52
第五章 氮氧化鉿與氧化鋯之鍺金氧半電晶體的元件電特性研究 66
5.1研究動機 66
5.2製程與量測 67
5.2.1製程條件 67
5.2.2量測參數 68
5.3實驗結果與討論 68
5.3.1氮氧化鉿鍺及氧化鋯金氧半電容之PMOSFET元件電特性分析 68
5.4結論 71
第六章 結論與展望 85
6.1結論 85
6.2未來展望 86
參考文獻 87

 

表目錄
表3-1 不同比例氮化量的Ge MOSCAP實驗參數表...............................................35
表3-2 不同比例氮化量在HfON中的實際占比.......................................................35
表4-1 不同堆疊情況之氮氧化鉿及氧化鋯的Ge MOSCAP實驗參數表...............54
表5-1 不同介電層之氮氧化鉿及氧化鋯電晶體元件實驗參數表..........................73
 
圖目錄
圖 1-1 鍺和矽元素的一些基本特性……………………………………….………..9
圖 1-2 介電層微縮下產生的問題……………..…………………………..………..9
圖 1-3 各種介電材料其物理特性比較…..……………………………………..….10
圖 1-4 三相圖(a)Ti-O-Si (b)Zr-O-Si 化合物...………………………………….…10
圖 1-5 metal/high-k所產生的Fermi-level pinning………………………….……11
圖 1-6 使用high-k材料造成散射最重要的議題-Remote phonon scattering..........11
圖 1-7 介電材料與含鍺界面的整合方法…………………..……………….…..…12
圖 1-8(a)、(b) ZrO2/Ge 和 (c)、(d) HfO2/Ge高溫後混合後情形………………….12
圖 1-9 各種鍺氧化物的基本物理性質………………………………………..…...13
圖 1-10 原子層沉積系統機台示意圖……………………………………………...13
圖 1-11 原子層沉積系統製程參數說明………………………………………...…14
圖 2-1 不同氮含量及不同堆疊HfON及ZrO2之介電層Ge MOS元件結構流程圖………………………………………………………………………….….23
圖 2–2使用HfON及ZrO2介電層之Ge MOSFET元件結構流程圖…………..…23
圖 2-3量測Cgc與Cgb的接法…………………………………………………….24
圖 2-4在汲極施加大電場產生通道熱載子示意圖…………………………….….24
圖 3-1 MOS元件製程結構與流程圖……………………………………………....37
圖 3-2(a) Hf:N = 1:1製程方式形成HfON介電層電容元件之電容-電壓特性圖..38
圖 3-2(b) Hf:N = 3:1製程方式形成HfON介電層電容元件之電容-電壓特性圖..38
圖 3-2(c) Hf:N = 5:1製程方式形成HfON介電層電容元件之電容-電壓特性圖..39
圖 3-2(d) 三種不同比例形成HfON介電層電容元件之電容-電壓特性圖..…....39
圖 3-3形成HfON之不同氮比例製程[Hf]:[N] = 1:1、3:1、5:1的漏電流-電壓量測曲線疊合比較圖……………………………………………………………..40
圖 3-4形成HfON之不同氮比例製程[Hf]:[N] = 1:1、3:1、5:1的MOS元件漏電流累積圖……………………………………………………………………..40
圖 3-5 Ge-MOS EOT對閘極漏電流比較圖………………………………………..41
圖 3-6形成HfON之不同氮比例製程[Hf]:[N] = 1:1、3:1、5:1的MOS元件遲滯圖………………………………………………………………………….….41
圖 3-7(a) 以Hf:N = 1:1製程方式形成HfON介電層之電容元件的Frequency-dispersion特性分析圖…….…………………………………….42
圖 3-7(b) 以Hf:N = 3:1製程方式形成HfON介電層之電容元件的Frequency-dispersion特性分析圖….……………………………..………....42
圖 3-7(c) 以Hf:N = 5:1製程方式形成HfON介電層之電容元件的Frequency-dispersion特性分析圖…………………..……………………….43
圖 3-8 不同的氮含量[Hf]:[N] = 1:1、3:1、5:1的MOS元件經電場E=+2.4 MV/cm在不同Stress時間下的平帶電壓平移量比較圖………………..………….43
圖 3-9 不同的氮含量[Hf]:[N] = 1:1、3:1、5:1的MOS元件經電場E=+2.4MV/cm在不同Stress時間下的SILC比較圖..............................................................44
圖 3-10 以3:1的方式形成HfON之XRD圖……………….…………………..…44
圖 4-1 MOS元件製程結構與流程圖………………………………………………54
圖 4-2(a)單層HfON介電層電容元件之電容-電壓特性圖…………………..…..55
圖 4-2(b) 單層ZrO2介電層電容元件之電容-電壓特性圖……………....………..55
圖 4-2(c) 下層HfON上層ZrO2介電層電容元件之電容-電壓特性圖…………..56
圖 4-2(d) 下層ZrO2上層HfON介電層電容元件之電容-電壓特性圖……….….56
圖 4-2(e) HfO-ZrO交互堆疊介電層電容元件之電容-電壓特性圖……...……....57
圖 4-2(f) 五個sample比較介電層電容元件之電容-電壓特性圖。單層HfON、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊…..57
圖 4-3 不同堆疊情況之氮氧化鉿及氧化鋯之單層HfON、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊，對閘極漏電流-電壓量測曲線疊合比較圖…………………………………………………………..58
圖 4-4 不同堆疊情況之氮氧化鉿及氧化鋯之單層HfON、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊的MOS元件漏電流累積圖…………...…..……………..………...........................................................58
圖 4-5 Ge-MOS EOT對閘極漏電流比較圖………………………………………..59
圖 4-6 不同堆疊情況之氮氧化鉿及氧化鋯之單層HfON、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊的MOS元件遲滯圖……..59
圖 4-7(a) 形成HfON介電層之電容元件的Frequency-dispersion特性分析圖..…60
圖 4-7(b) 形成ZrO2介電層之電容元件的Frequency-dispersion特性分析圖..….60
圖 4-7(c) 形成下層HfON上層ZrO2介電層之電容元件的Frequency-dispersion特性分析圖…………………………………………………………………..61
圖 4-7(d) 形成下層ZrO2上層HfON介電層之電容元件的Frequency-dispersion特性分析圖……………………………………………………………….….61
圖 4-7(e) 形成HfO- ZrO交互堆疊介電層之電容元件的Frequency-dispersion特性分析圖…………………………………………………………………..…62
圖 4-8 不同堆疊情況之氮氧化鉿及氧化鋯之單層HfON 、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊的MOS元件經電場E=+2.4 MV/cm在不同Stress時間下的平帶電壓平移量比較圖…………………..63
圖 4-9不同堆疊情況之氮氧化鉿及氧化鋯之單層HfON、單層ZrO2、下HfON上ZrO2、下ZrO2上HfON及HfO-ZrO交互堆疊的MOS元件經電場E=+2.4 MV/cm在不同Stress時間下的SILC比較圖…………………………….…63
圖 4-10 形成ZrO2介電層電容元件之TEM剖面圖………………………………64
圖 4-11 形成HfO- ZrO交互堆疊介電層電容元件之TEM剖面圖……………...64
圖 4-12 形成下層HfON上層ZrO2交互堆疊介電層電容元件之TEM剖面圖….65
圖 5-1 MOSFET元件製程結構與流程圖……………………………………….....73
圖 5-2(a) 介電層氮氧化鉿電晶體元件之電容-電壓特性圖……………………...74
圖 5-2(b) 介電層氧化鋯電晶體元件之電容-電壓特性圖……………………...…74
圖 5-2(c) 介電層氮氧化鉿與氧化鋯電晶體元件之電容-電壓特性圖………..….75
圖 5-3(a) 介電層HfON之電晶體元件的汲極電流對閘極電壓特性圖………….75
圖 5-3(b) 介電層ZrO2之電晶體元件的汲極電流對閘極電壓特性圖…………...76
圖 5-3(c) 介電層HfON 與ZrO2之電晶體元件的汲極電流對閘極電壓特性圖…………………………………………………………………………..…76
圖 5-3(d) 介電層HfON之電晶體元件的汲極電流對閘極電壓及Gm特性圖….77
圖 5-3(e) 介電層ZrO2之電晶體元件的汲極電流對閘極電壓及Gm特性圖……77
圖 5-3(f) 介電層HfON之電晶體元件的汲極電流取Log對閘極電壓特性圖.….78
圖 5-3(g) 介電層ZrO2之電晶體元件的汲極電流取Log對閘極電壓特性圖……78
圖 5-3(h) 介電層HfON 與ZrO2之電晶體元件的汲極電流取Log對閘極電壓特性圖…………………………………………………………………………..79
圖 5-3(i) 介電層HfON 與ZrO2之電晶體元件Gm及S.S.特性圖………………79
圖 5-4(a) 介電層HfON之電晶體元件的汲極電流對汲極電壓特性圖………….80
圖 5-4(b) 介電層ZrO2之電晶體元件的汲極電流對汲極電壓特性圖………..….80
圖 5-4(c) 介電層HfON及ZrO2之電晶體元件的汲極電流對汲極電壓特性圖…81
圖 5-5(a) 介電層HfON電晶體元件之閘極介電層對載子遷移率的關係圖….....81
圖 5-5(b) 介電層ZrO2電晶體元件之閘極介電層對載子遷移率的關係圖…..….82
圖 5-5(c) 介電層HfON及ZrO2電晶體元件之閘極介電層對載子遷移率的關係圖………………………………………………………………………….….82
圖 5-5(d) HfON與ZrO2鍺電晶體元件其載子遷移率峰值對電晶體等效反轉氧化層厚度(Tinv)的比較圖.………………………………………………………83
圖 5-5(e) HfON與ZrO2鍺電晶體mobility與CET之比較圖…...........................…83
圖 5-6(a) 介電層HfON及ZrO2電晶體可靠度分析在不同Stress時間下Vth平移圖……………………………………………………………………………..84
圖 5-6(b) 介電層HfON及ZrO2電晶體可靠度分析在不同Stress時間下Gm(max)退化圖………………………………………………………………………..84

[1] Dieter K. Schroder, Semiconductor Material and Device Characterization, third edition, 2006.
[2] J. H. Stathis, et al, IEEE IEDM, Vol. 71, p. 167, 1998
[3] Cheng-Ming Lin, et al., IEEE, IEDM, p. 23, 2012
[4] M. Houssa, et al, Material Science and EnginerringR, p. 37, 2006
[5] H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43, p. 123, 1996
[6] S, Saito, et al., IEEE IEDM, p. 797, 2003
[7] R. People , et al., App.Phys.Lett, Vol. 47, p. 322, 1985
[8] W. P. Bai, et al., IEEE Electron Device Letters, Vol. 26, p. 378, 2005
[9] T. Takahashi, et al., IEEE IEDM, p. 697, 2007
[10] 杜立偉, 國立清華大學工程與系統科學系, 2009
[11] YoshikiKamata, Materialstoday, Vol. 11, p. 30, 2008
[12] H.-S. P. Wong, IBM J. Res. &Dev, Vol. 46, p. 133, 2002
[13] W. J. Zhu et al., IEEE Electron Device Letters, Vol. 25, NO. 2, p. 89, 2004
[14] Y.H Wu, Deep-Submicron-Devices Chapter 4, NTHU, 2007
[15] K. Kita, et al., IEEE IEDM, p. 693, 2009
[16] R. Zhang, et al., VLSI, p.56, 2011
[17] Yukio Fukuda, et al., IEEE Trans. Electron Devices, vol. 57, p. 282, 2010
[18] T.P. Ma, IEEE Trans. Electron Device, Vol. 45, p. 680, 1998.
[19] R. Woltjer, et al., IEEE Trans. Electron Devices, Vol. 42, p.109, 1995
[20] Jungwoo Oh, et al., Thin Solid Films, Vol. 336, p. 319, 1998
[21] Li- Jung Liu, et al., VLSI-TSA, p. 23, 2013
[22] Rui Zhang, et al., IEEE Trans. Electron Devices, Vol. 59, NO. 2, 2012
[23] Chung-Hao Fu, et al., IEEE Trans. Electron Devices, Vol. 61, p. 1, 2014
[24] S.Mahapatra, et al., IEEE Trans. Electric Device, Vol. 53, p. 53, 2006.
[25] R. Zhang, et al., VLSI, 978-1-4673-0847-2, 2012.
[26] Jeff Huang, et al., IEEE Electron Device Lett., Vol. 30, p.285, 2009.
[27] Duygu Kuzum, et al., IEEE Trans. Electric Device, Vol. 56, NO. 4, 2009.
[28] Chi On Chui, et al., IEEE Trans. Electric Device, Vol. 53, NO. 7, 2006.
[29] 蔡文發, “電漿源原理與應用之介紹”, 物理雙月刊第二十八卷二期, 2006
[30] 謝孝基,國立清華大學工程與系統科學系,2011.
[31] R. Zhang, et al., Microelectron. Eng., vol. 88, no. 7, p. 153, 2011.
[32] R. Xie, et al., IEDM, 2008
[33] C. H. Lee, et al., IEDM, p. 416–419, 2010.
[34] T. Krishnamohan, et al., IEDM, p. 899, 2008.
[35] Choong Hyun Lee, et al., IEEE Trans. Electric Device, Vol. 58, NO. 5, 2011.
[36] Gareth Nicholas, et al., IEEE Electron Device Lett.,Vol 28, p. 825, 2007.
[37] S. Balakumar, et al., Appl. Phys. Lett., Vol. 90, p. 192, 2007.
[38] Jeff Huang, et al., IEEE Electron Device Lett., Vol. 30, p. 285, 2009.
[39] J. P. Dismukes, et al., 68, p. 3021, 1964.
[40] L. Wang, K. Xue, et al., Appl. Phys. Lett., Vol. 90, p.122, 2007.
[41] Tsunehiro INO, et al., JAP, Vol. 45, No. 4B, 2006, pp. 2908–2913, 2006.
[42] Kyle M., et al., IEEE Trans. Electric Devices, Vol. 60, NO. 12, 2013.