摘要
本論文研究以ALD的水氣電漿做為沉積介面層的主要製程，以得到高品質的GeO2及良好電特性為研究主軸。分別探討熱處理的影響及氫氣界面修補。最後則是將氫氣處理及脫附機制的參數製作電晶體，並搭配微波退火優化元件特性。
熱處理方面使用沉積後退火搭配燒結製程能提供熱能使原子重新排列，轉變介電層結晶成 cubic phase有效形成較低EOT，同時維持漏電在100 A/cm2。然而，對於物理厚度 3 nm的薄膜，則以簡單的sinter處理能有效的達到良好的EOT及元件電性。
氫氣處理部分，在低溫下氫氣能有效與不穩定的GeOx反應，形成Ge及H2O水氣，排除GeOx減少Ge1+形成更多的Ge4+，形成最薄的EOT ~0.5 nm，同時漏電流維持在100 A/cm2。特別在frequency dispersion及變頻量測的Dit上可以明顯觀察到，低溫氫氣處理可以修補介面缺陷，使Dit達1011 eV-1cm-2。
最後則是延伸以往最佳參數製備Ge PMOSFET，並進一步將最好參數應用在微波退火。其中，氫氣的介面優化可以改善閘極控制電流能力，使得元件Gm有效提升，並壓低元件的S.S.。另一方面，微波退火處理後，改善PN接面特性，使元件的截止電流有效壓低。因此，氫氣微波退火後的電晶體導通電流比截止電流大約三個數量級，同時元件Gm高達3000 μA/V，並將S.S.下壓到160 mV/dec。另一方面，其載子遷移率可以高達471 cm2/V-s，反轉電容可仍然維持在3.5 μF/cm2，對應EOT則達到0.55 nm。以此氫氣處理搭配微波退火為最佳電晶體製程條件。

目錄
摘要 I
致謝 III
目錄 IV
圖目錄 VII
表目錄 XI
第一章 緒論 1
1.1 前言 1
1.2 使用High-k介電材料的原因 1
1.3 High-k介電材料的選擇 2
1.4 純鍺基板作為載子通道 3
1.5 沉積後退火的影響 5
1.6 微波退火的機制 5
1.7 鍺氧化物的性質 6
1.8 氫氣處理的影響 7
1.9 論文架構 8
第二章 元件製程與量測 15
2.1不同ALD製程形成GeO2介面層搭配氮氧化鉿作為高介電層之純鍺基板MOS電容元件製程流程 15
2.1.1 實驗前晶片清洗 15
2.1.2以H2O plasma參數製程之GeO2介面層製程與閘極介電層成長 16
2.1.3金屬閘電極與接觸電極的形成 16
2.1.4源極(Source)、汲極(Drain)、基極(Base)的形成 17
2.1.5接出金屬導線、燒結 17
2.2電性量測 17
2.2.1 GeMOS電容量測 17
2.2.2金氧半電晶體的量測 20
2.3物性分析 22
2.3.1 X光繞射儀 22
2.3.2 X射線光電子能譜儀 22
2.3.3穿透式電子顯微鏡 23
第三章 熱處理對鍺金氧半電容特性的影響 25
3.1 研究動機 26
3.2 製程與量測 27
3.2.1 製程條件 27
3.2.2 量測參數 28
3.3 實驗結果與討論 30
3.3.1 不同熱處理之鍺電容元件之電性分析 30
3.3.2熱處理之不同物理厚度鍺MOS電容元件的影響 34
3.4 結論 36
第四章 GeO2介面層經氫氣處理對鍺金氧半電容元件特性的影響 53
4.1 研究動機 53
4.2 製程與量測 54
4.2.1 製程條件 54
4.2.2 量測參數 55
4.3 實驗結果與討論 56
4.4 結論 59
第五章 介面層經脫附及氫氣處理與微波退火對MOSFET元件特性研究 68
5.1 研究動機 68
5.2製程與量測 70
5.2.1製程條件 70
5.2.2 量測參數 72
5.3實驗結果與討論 72
5.3.1介面脫附效應及氫氣處理形成GeO2之MOSFET元件電特性研究 72
5.3.2 氫氣處理形成GeO2之MOSFET元件以微波退火電特性研究 74
5.4 結論 77
第六章 結論與展望 90
6.1 結論 90
6.2 未來展望 92
參考資料 93
 
圖目錄
圖1-1各種介電材料其物理特性比較 9
圖1-2三相圖(a) Ti-O-Si (b) Zr-O-Si 化合物 9
圖1-3 Metal/High-k所產生的Fermi-level pinning 10
圖1-4使用High-k材料造成散射最重要的議題-Remote phonon scattering 10
圖1-5 鍺和矽元素的一些基本特性 11
圖1-6 介電材料與含鍺介面的整合方法 11
圖1-7 沉積後退火的結晶轉換 12
圖1-8 微波退火的影響 12
圖1-9 GeO與GeO2的能隙比較圖 13
圖1-10介電材料與含鍺界面的整合方法 13
圖1-11 氫氣處理改善介面粗糙度及氫反應效應 14
圖2-1 GeMOS元件結構流程圖 24
圖2-2 GeMOSFET元件結構流程 24
圖3-1 元件結構圖 40
圖 3-2 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER 之電容-電壓特性圖 41
圖 3-3 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER漏電圖 41
圖3-4 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER 之漏電累積圖 42
圖3-5不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER 之frequency dispersion特性圖 44
圖3-6 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER 之遲滯特性圖 44
圖3-7 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER 之電場E=3 MV/cm在不同Stress時間下的平帶電壓平移量比較圖 45
圖3-8 不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER之電場E=3 MV/cm在不同Stress時間下的漏電退化百分比較圖 45
圖3-10 不同熱處理製程30_SINTER 、30_PDA、30_ PDA+SINTER之電容電壓圖 47
圖3-11不同熱處理製程SINTER 、PDA、 PDA+SINTER 之EOT-Jg圖 48
圖3-12 不同厚度對熱處理製程SINTER 、PDA、PDA+SINTER之漏電累積圖 48
圖3-13不同熱處理製程50_SINTER 、50_PDA、50_ PDA+SINTER之frequency dispersion特性圖 50
圖3-14不同熱製程30_SINTER 、30_PDA、30_ PDA+SINTER之遲滯圖 50
圖3-15不同熱預算處理製程SINTER 、PDA、 PDA+SINTER之電場E=3 MV/cm在不同Stress時間下的漏電退化百分比圖 51
圖3-16不同熱製程SINTER 、PDA、 PDA+SINTER之電場E=3 MV/cm在不同Stress時間下的平帶電壓平移量比較圖 51
圖3-17不同熱處理製程SINTER 、PDA、 PDA+SINTER之Dit圖 52
圖4-1 元件結構圖 61
圖 4-2 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之電容-電壓特性圖 62
圖 4-3 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之EOT - Jg特性圖 62
圖 4-4 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之漏電累積特性圖 63
圖 4-5 (a)氫氣處理製程 NO_H2_350、H2_350及H2_250搭配 Al/TaN/HfON/GeO2/n-Ge 之frequency dispersion特性圖 63
圖 4-6 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之遲滯特性圖 65
圖 4-7 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之電場E=3 MV/cm在不同Stress時間下的平帶電壓平移量比較圖 65
圖 4-8 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之電場E=3 MV/cm在不同Stress時間下的漏電百分比較圖 66
圖 4-9 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之(a) Gp & w (b) Dit特性圖 66
圖 4-10 氫氣處理製程 NO_H2_350、H2_350及H2_250 搭配 Al/TaN/HfON/GeO2/n-Ge 之XPS特性圖 67
圖 5-1 Ge PMOSFET 電晶體製程流程說明及剖面圖 79
圖5-2不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之汲極電流對閘極電壓(a)linear(b)log特性圖 79
圖5-3不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之汲極電流對汲極電壓特性圖 80
圖5-4 不同製程NO_H2_350、H2_350及H2_250之GeO2介面層電晶體元件之Gm及汲極電流對閘極電壓特性圖 80
圖5-5不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之Gm及S.S.特性圖 82
圖5-6 不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之遷移率特性圖 82
圖5-7不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之stress後Vth位移量 83
圖5-8不同製程NO_H2_10、NO_H2_60、H2_60之GeO2介面層電晶體元件之stress後Gm退化百分比 83
圖5-9 H2_60不同熱處理sinter及MW之Ge MOSFET電晶體元件之汲極電流對閘極電壓特性圖 84
圖5-10 H2_60不同熱處理sinter及MW之Ge MOSFET電晶體元件之汲極電流對汲極電壓特性圖 84
圖 5-11 H2_60不同熱處理(a) sinter及(b) MW之Ge MOSFET電晶體元件之Gm及汲極電流對閘極電壓特性圖 85
圖5-12 H2_60不同熱處理sinter及MW之Ge MOSFET電晶體元件之Gm及S.S.特性圖 86
圖5-13 H2_60不同熱處理sinter及MW之Ge MOSFET電晶體元件之遷移率特性圖 86
圖5-14 H2_60不同熱處理sinter及MW之stress後Vth位移量 87
圖5-15 H2_60不同熱處理sinter及MW之stress後Gm退化百分比 87
圖5-16 不同製程NO_H2_10、NO_H2_60、H2_60及H2_60_MW之GeO2介面層電晶體元件之反轉電容對電壓特性圖 88
圖5-17 P-N接面電流電壓特性圖 88
圖5-18 四種電晶體元件之Tinv與遷移率特性圖 89
圖5-19 四種電晶體元件之Tinv與閘極漏電特性圖 89

 

表目錄
表 3-1 不同熱預算處理之 Ge PMOS 實驗參數列表 38
表 3-2 MOS 元件製程結構流程圖 38
表 3-2 不同熱預算處理之 3 nm Ge PMOS 實驗參數列表 46
表 4-1 氫氣處理之 Ge PMOS 實驗參數列表 61
表 5-1 介面脫附及氫處理形成GeO2介面層之PMOSFETs實驗列表 78
表 5-2 氫氣處理形成GeO2介面層之PMOSFETs微波退火實驗列表 78

參考資料
[1] Dieter K. Schrodor, “ Semiconductor Material and Device Chracterization ”, third edition, 2006
[2] M. L. Green, et al., “Ultrathin (<4 nm) SiO2 and Si–O–N gate dielectric layers for silicon microelectronics: Understanding the processing, structure, and physical and electrical limits ”, J. Appl. Phys. Vol. 90, p.2057 , 2001
[3] E. P. Raynes, et al., “ Method for the measurement of the K22 nematic elastic constant ”, App. Phys. Lett., Vol. 82, p. 13-15, 2003
[4] M. Houssa, et al., “ Electrical Properties of High-k Gate Dielectrics: Challenges, Current Issues, and Possible Solutions ”, Material Science and Engineering R, Vol. 51 ,p. 37-85, 2006
[5] G. D. Wilk, et al., “High-κ gate dielectrics: Current status and materials properties considerations ”, J. Appl. Phys.Vol. 89, p. 5243 ,2001
[6] S. Saito, et al., “ Unified Mobility Model for High-k Gate Stacks ”, Electron Devices Meeting (IEDM), 2003 IEEE International, p. 797-800, 2003
[7] R. People and J.C Bean, “ Calculation of Critical Layer Thickness Versus Lattice Mismatch ofr GexSi1-x/Si Strained-layer Heterostructures ”, App. Phys. Lett., Vol. 47, p. 322, 1985
[8] S. Saito, et al., “ First-principles study to obtain evidence of low interface defect density at Ge/GeO2 interfaces ”, App. Phys. Lett., Vol. 95, p. 011908, 2009
[9] Y. Morita et al., ” Two-step annealing effects on ultrathin EOT higher-k
(k = 40) ALD-HfO2 gate stacks”, ESSDERC . , p. 6343338, 2012
[10] J. H. Lee et al., “ Phase control of HfO2-based dielectric films for higher-k materials ” , J. Vac. Sci. Technol. B, Vol. 32, No. 3, p.03D109 - 03D109-10, 2014
[11]Y. J. Lee, et al. “ 3D 65nm CMOS with 320°C Microwave Dopant Activation”, IEDM Tech. Dig., p31-34 , 2009
[12]Y. L. Lu, et al. “Nanoscale p-MOS Thin-Film Transistor with TiN Gate Electrode Fabricated by Low-Temperature Microwave Dopant Activation”, Electron Device Letters, IEEE, Vol. 31, p.437 -439, 2010
[13] Y. J. Lee, et al. “Full Low Temperature Microwave Processed Ge CMOS Achieving Diffusion-Less Junction and Ultrathin 7.5nm Ni Mono-Germanide” IEDM Tech. Dig., p513-516, 2012
[14] R. Zhang , et al., “1-nm-thick EOT high mobility Ge n- and p-MOSFETs with ultrathin GeOx/Ge MOS interfaces fabricated by plasma post oxidation”, IEDM Tech., 2011 IEEE International, p. 28.3.1-28.3.4, 2011
[15]S. R. Amy et al., “Advanced Gate Stacks for High-Mobility Semiconductors”, Springer, Berlin, Heidelberg, Vol. 27, p. 73 , 2007
[16]X. Zou, et al., “Suppressed growth of unstable low-k GeOx interlayer in Ge metal-oxide-semiconductor capacitor with high-k gate dielectric by annealing in water vapor”, Appl. Phys. Lett. Vol. 90, p. 163502, 2007
[17]S. Rangan,et al.,”GeOx interface layer reduction upon Al-gate deposition on a HfO2/GeOx/Ge(001) stack”Appl. Phys. Lett., Vol. 92, p. 172906 - 172906-3, 2008.
[18] G. Liu, et al., "Ge Incorporation in HfO2 Dielectric Deposited on Ge Substrate during Dry/Wet Thermal Annealing," J. Electrochem. Soc., Vol. 157, p. H603-H606, 2010.
[19]H. Y. Yu, et al., “High quality single-crystal germanium-on-insulator on bulk Si substrates based on multistep lateral over-growth with hydrogen annealing ” , Appl. Phys. Lett. 97, p. 063503, 2010
[20] E. Cartier, et al., “Passivation and depassivation of silicon dangling bonds at the Si/SiO2 interface by atomic hydrogen,” Appl. Phys. Lett., Vol. 63, p. 1510–1512, 1994
[21] C. H. Lee, et al., “High-Electron-Mobility Ge/GeO2 n-MOSFETs With Two-Step Oxidation”
Trans. Electron Devices, Vol. 58, p. 1295-1301, 2011
[22] C. D. Young, et al., “Electron trap generation in high-/spl kappa/ gate stacks by constant voltage stress”, IEEE Deviceand Material Reliability, Vol.6, p.123,2006
[23] T. P. Ma, “Making silicon nitride film a viable gate dielectric”,IEEE Trans. Electron Device, vol. 45, p.680, 1998.
[24] R. Woltjer, et al., “Three hot-carrier degradation mechanisms in deep-submicron PMOSFET's”, IEEE Trans. Electron Devices, Vol. 42, p.109, 1995
[25] L. Lin, et al., “Atomic structure, electronic structure, and band offsets at Ge:GeO:GeO2 interfaces”, Appl. Phys. Lett., Vol.97, p. 242902, 2010
[26] L. Lin, et al., “Atomic structure, electronic structure, and band offsets at Ge:GeO:GeO2 interfaces”, Appl. Phys. Lett., Vol.97, p. 242902, 2010
[27] Chen-Chien Li, et al., “Improved Electrical Characteristics of Ge MOS
Devices With High Oxidation State in HfGeOx Interfacial Layer Formed by In Situ Desorption”, Electron Device Letters, Vol. 35, p. 509 – 511, 2014