為了改善MOSFET的性能，元件的尺寸被要求越來越小，High-k介電層已經廣泛被用來減少漏電流發生，較厚的介電層可以減少電子或電洞穿越閘極介電層的可能，使得穿隧電流減少，而我的論文方向主要針對High-k以及其與Si界面的IL(Interfacial-Layer)層做不同處理，期望能更加改善元件品質，進而達到我們的主要目的-微縮EOT與減少漏電流等等電特性上的優點。
實驗第一部份以雙氧水形成化學氧化層(Chemical Oxide)當作我們的IL(Inter facial-Layer)後，在通有氮氣之環境下以1000℃之高溫退火處理，期待在此溫度處理之下能夠釋放氧化層中之應力，使得其品質得到有效提升。而在高介電材料HfO2沉積完後，我們亦會探討其PDA(post-deposited annealing)後對元件之影響，以及在電性上的表現。而結果顯示，IL在退火後之EOT不但增厚，且其漏電也增加，這主要原因在於化學氧化層在高溫處理後，部分的氧原子在此溫度下脫離了氧化層，這使其獲得更差且更容易regrowth的IL層，導致元件整體電性結果不良。
第二部分我們在p-sub上以NH3 plasma來氮化介電層。並以不同的cycle數，以in-situ的方式沉積High-k藉此希望使其氮化。從實驗結果可以發現以NH3 plasma氮化的所有條件中Hf:NH3=3:1之結果最佳，不僅EOT得到微縮且漏電流下降，且stress後的平帶電壓位移量也減小。而High-k沉積後的PDA雖然使得EOT有明顯改善，但相對漏電流也有些微增加。同樣的實驗在MOSFET上呈現，藉以了解更多的電特性，而由於氮化使得界面缺陷Nit的增加，所以在Id與載子遷移率上，氮化後的元件皆顯示出較低的數值。
第三部分承襲了第二部分，將氮化的元件製作於n-sub上，並以每幾個cycle的HfO2沉積後即通以NH3電漿處理，希望討論在不同基板下特性的差異，另外對於N2與H2電漿處理的元件也各別探討，期待能從中釐清出元件在NH3電漿處理後，各種電特性的來源。實驗結果顯示出，在n-sub基板上之氮化實驗與前一章節幾乎相同，EOT與漏電皆有改善，可靠度在constant voltage stress之後也都有較小的漂移量，而上半部氮化的元件相較於不做電漿處理的元件亦有EOT與漏電改善的功效。另外對單純的單一氣體(氮或氫)搭配電漿處理後的元件，並沒有比氨氣電漿來得好，在漏電上有明顯的增加，氫氣電漿處理後的元件可靠度也變得較差，這顯示出實驗中需要兩種氣體同時相輔相成才能達到元件特性改善的目的。

My research thesis is about "Annealing and In-situ Plasma Treatment of Interfacial Layer/High-k Dielectric on Electrical and Material Characteristics in MOSFET Devices".
Therefore my research focus on different treatment for interfacial layer and HK dielectric.

摘要 I
致謝 III
目錄 IV
表目錄 1
圖目錄 2
第一章 序論 6
1.1 前言 6
1.2 使用高介電係數材料的原因 7
1.3 High-k材料的選擇 7
1.4 Exotic higher-k介電材料 8
1.5 高介電係數材料所面臨的問題 9
1.6 高介電係數材料議題探討 9
1.6.1 表面氧化層(Interface oxide)工程 9
1.6.2 原子層介電層沉積研究 10
1.7 論文架構 11
第二章 元件製程與量測 19
2.1以化學氧化層經高溫退火作為高介電層與矽基板之界面層元件製作流程 19
2.1.1 晶片刻號和晶背毆姆式接觸 19
2.1.2 化學氧化層與閘極介電層沉積 19
2.1.3 金屬電極沉積及退火處理 20
2.2以不同電漿處理HfO2之金氧半電容元件製作流程 20
2.2.1 晶片刻號和晶背毆姆式接觸 20
2.2.2 以不同週期沉積HfO2並氮化處理 21
2.2.3 金屬電極沉積及退火處理 21
2.3.1晶片刻號及零層(Alignment Mask)曝光 22
2.3.2 源極(Source)、汲極(Drain)的形成 22
2.3.3 閘介電層(Gate Dielectric)的氮化成長 22
2.3.4 金屬閘電極的形成 23
2.3.5接出金屬導線、燒結 23
2.4電性量測 24
2.4.1 金氧半電晶體的量測 24
2.4.2 金氧半電容的量測 25
2.5物性分析 26
2.5.1 X光繞射儀 26
2.5.2 穿透式電子顯微鏡 27
2.5.3二次離子質譜儀 27
第三章 高介電層與矽基板之界面高溫處理 32
3.1研究動機 32
3.2 製程與量測 33
3.2.1以化學氧化層經高溫退火做為HfO2與矽基板之界面層製程條件 33
3.2.2量測參數 33
3.3實驗結果與討論 34
3.3.1以化學氧化層經高溫退火做為HfO2與矽基板之界面層對元件電性與可靠性之影響 34
3.3.2以化學氧化層經高溫退火做為HfO2與矽基板之界面層對元件物理特性之改變 35
3.4結論 36
第四章 利用NH3電漿氮化介電層之電性與可靠度研究 47
4.1研究動機 47
4.2製成與量測 48
4.2.1以NH3電漿氮化介電層之金氧半p-sub MOS電容元件製程條件 48
4.2.2以NH3電漿處理介電層之金氧半NMOSFET電晶體元件製程條件 49
4.2.3量測參數 49
4.3實驗結果與討論 49
4.3.1以NH3電漿氮化介電層對電容元件電性與可靠度之影響 49
4.3.2以NH3電漿氮化介電層對電晶體元件電性與可靠度之影響 51
4.3.3以NH3電漿氮化介電層對元件物理特性之改變 52
4.4結論 52
第五章 利用不同電漿處理之電容電特性之研究 72
5.1研究動機 72
5.2 製程與量測 73
5.2.1以NH3電漿處理介電層之金氧半n-sub MOS電容元件製程條件 73
5.2.2以N2、H2電漿處理介電層之金氧半p-sub MOS電容元件製程條件 74
5.3 實驗結果與討論 74
5.3.1 以NH3電漿氮化介電層對n-sub MOS元件電性與可靠度之影響 74
5.3.2 以N2、H2電漿氮化介電層對p-sub MOS元件電性與可靠度之影響 75
5.3.3 以電漿氮化介電層對MOS元件物理特性之影響 76
5.4 結論 77
第六章結論及展望 95
6.1結論 95
6.2展望 96
參考文獻 97

[1] Jeff Pettinato,International Technology Roadmap for Semiconductors, 2001
[2] Buchanan, Microelectron. Eng.,vol 36, pp.13-20,1997
[3] H. S. Momose, IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996
[4] D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264, 1999
[5] J. H. Stathis, IEEE Transactions on Device and Materials Reliability, vol.1, pp.43-59, 2001
[6] J. H. Stathis, IEEE International Electron Devices Meeting, pp.167-171, 1998
[7] A. I. Kingon, Nature 406, p.1032
[8]H.-S.P. Wong, IBM J. Res. &Dev, Vol. 46, p.133-168, 2002
[9] S. M. Sze, Physics of Semiconductor Devices, Second printing July,p.469-486,1996
[10] Yuan Taur, First published 1998, Reprinted, p.161, 187, 1999.
[11] International Technology Roadmap for Semiconductor, 2003
[12] M.Houssa,Material Science and Enginerring R,p.37-85,2006
[13] Tung Ming Pan, Appl. Phys. Lett. vol.78, p.1439
[14] T. H. Hou ., Meeting of the Electrochemical Society, SaltLake City , Utah, 2002
[15] Heiji Watanabe, APL VOLUME 85, NUMBER 3,2008
[16] A. I. Kingon, Nature 406, p.1032,2000
[17]Hiroaki Arimura ,Applied Surface Science 254 6119–6122,2008
[18] J. Huang, D. Heh, Symposium on VLSI Technology Digest of Technical Papers, p.34,2009
[19] G. D. Wilk JAP 89 p. 5243, 2001
[20] T.A. Raju, JAP 52 p.4877, 1981
[21] P.Sivasubramani, IEDM, p.543 ,2007
[22] G.D. Wilk , J. Appl. Phys. 87, p.484, 2000
[23] G.D. Wilk, J. Appl. Phys. 89, p.5243, 2001
[24] A.Kumar , Soc. 55, p.439, 1972
[25] C.Hobbs, et al., IEEE IEDM. 2001, 30.1.1, 2001
[26] S.Saito., IEDM, p.7, 2003
[27] E.Gusev,IEDM., MRS Bull, 2001
[28] Hao Jin,Photovoltaic Energy Conversion,Conference Record of the 2006 IEEE 4th World Conference ,p1071,2006
[29] Ronald Inman , Gregory Jursich, Thin Solid Films 516 8498–8506,2008
[30] R. Woltjer, et al., IEEE Trans. Electron Devices, Vol. 42, pp.109-115, 1995
[31] H.-H. Tseng, C. C. Capasso ,IEDM, p821, 2004
[32] Hao Jin, Photovoltaic Energy Conversion, Conference Record of the 2006 IEEE 4th World Conference on, p1071, 2006
[33] Satoshi Kamiyama, IWGI 2003, p. 46, Tokyo
[34] C. H. Chen, et al., IEEE EDL 22, p.260, 2001
[35] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006
[36] C Kang, et al., IEEE, p.122, 2005
[37] M. S. Akbar, et al., APL 86, 032906 ,2005
[38] Renee Nieh, et al., APL 81, p.1663, 2002
[39] Min Dai, IBM, IEDM11-650,2011
[40] 國立清華大學許芳銘論文, 2011
[41] 國立清華大學許雅音論文, 2011
[42] 國立清華大學洪皓智論文, 2012