VLSI製程技術持續以元件微縮為目標，在CMOS等效氧化層厚度上以被要求微縮至1 nm以下。然而，由於以二氧化矽做為介電層微縮到1.5 nm以下會導致嚴重的漏電流問題，為了元件持續微縮，改採用高介電常數材料取代二氧化矽做為介電層，但高介電材料與矽基板為非理想接面、界面氧化層的增生使EOT微縮不易與載子遷移率下降，皆是使用高介電材料介電層所帶來的一些新挑戰。
　　實驗第一部分比較不同方式成長界面氧化層的元件特性，使用原子層沉積機台，在不破真空且不離開腔體(in-situ)的情況下，同一腔體條件一次性完成成長界面氧化層並沉積閘極介電層，預期這種in-situ方式製程過程中不接觸外界空氣，進而有效微縮EOT。我們使用ALD的水氣和氧氣電漿搭配兩種成長時間成長界面層，而相較傳統化學氧化層，透過成長時間的控制可調變電漿方式形成的界面層厚度。使用H2O plasma方式成長界面氧化層的元件，有辦法透過成長時間的增加，同時微縮EOT以及降低漏電流，可靠度也有大幅的改善。
　　第二部分延續第一部分將元件製作成電晶體，想要探討不同界面層品質對於SiMOSFET的載子通道有何影響，期望在等效氧化層厚度(EOT)很低的條件下，卻依然可以有快速的電子遷移率及良好的元件特性。實驗結果顯示，使用ALD水氣電漿成長界面層之電晶體，透過成長時間的增加，可以發現電子遷移率(Electron mobility)有degradation的情況，但增加最大轉導值(Gmmax)和飽和區域之汲極電流量，也改善次臨界擺幅(Subthreshold swing)的數值，而表示在考慮界面缺陷的情況下，使用ALD水氣電漿可以得到比較好的薄膜品質，也代表在保有較低的EOT下，也可以透過成長時間的增加使得在電晶體的電特性得到提升。
　　第三部分在界面氧化層經化學方式成長後，我們對其作各種不同的鹵素電漿處理，我們使用的介電層堆疊前驅物材料沉積薄膜後可能會有殘留些許碳元素成分，而碳的殘留已被研究會影響元件的可靠度，透過在高介電值介電層上施打氯電漿做處理，碳會與氯結合形成四氯化碳，經由擴散將碳元素帶走，除此之外，在堆疊介電層前施打氟電漿，氟離子會和二氧化鉿鍵結，且會將原生氧化層去除，使得降低等效氧化層厚度。先前研究結果發現，EOT透過電漿處理可以有效微縮，且不會增加過多的漏電流、遲滯值，可靠度也依然不差。我的實驗探討電漿處理對通道造成的影響。從實驗結果發現，氯電漿對於佈值過的矽晶片所成長出來的氧化層，會有蝕刻的效果，進而改成前閘極(Gate-First)的製程方式，而使用電漿處理的電晶體元件普遍電晶體特性都表現不如沒有電漿處理的元件，在EOT可以微縮的情況下，薄膜品質有受到一定的影響，使得界面缺陷增加。唯獨Cl2電漿處理的樣本，在保有微縮EOT效果的同時也仍有良好的電晶體電特性，得到較低的次臨界擺幅(S.S.)和較高的汲極電流和載子遷移率，調整輸出電流能力也較好。

目錄
摘要 I
致謝 III
目錄 V
表目錄 IX
圖目錄 X

第一章 序論 1
1.1 前言 1
1.2 使用高介電係數材料的原因 1
1.3 High-k材料的選擇 2
1.4 Exotic higher-k介電材料 3
1.5 高介電係數材料所面臨的問題 4
1.6 高介電係數材料議題探討 4
1.6.1 表面氧化層(Interface oxide)工程 4
1.6.2 原子層介電層沉積研究 5
1.7 論文架構 6

第二章 元件製程與量測 26
2.1 不同界面層成長方式之電容製作流程 26
2.1.1 晶片刻號和晶背毆姆式接觸 26
2.1.2 界面氧化層成長 27
2.1.3 以原子層沉積方式沉積閘極介電層及退火處理 27
2.1.4 金屬電極沉積及退火處理、燒結 27
2.2 不同界面層成長方式之電晶體製作流程 27
2.2.1 源極(Source)、汲極(Drain)、基極(Base)的形成 28
2.2.2 沉積元件保護層並活化源極(Source)和汲極(Drain) 28
2.2.3 接出金屬導線、燒結 28
2.3 電漿處理界面層之後閘極(Gate-Last)電晶體製作流程 28
2.3.1 晶片刻號及零層(Alignment Mask)曝光 29
2.3.2 源極(Source)、汲極(Drain)的形成 29
2.3.3 電漿處理化學氧化層 30
2.3.4 以原子層沉積方式氮化閘極介電層及退火處理 30
2.3.5 金屬電極沉積及退火處理 30
2.3.6 沉積元件保護層及接出金屬導線、燒結 30
2.4 電漿處理界面層之前閘極(Gate-First)電晶體製作流程 31
2.4.1 晶片刻號和晶背毆姆式接觸 31
2.4.2 電漿處理化學氧化層 32
2.4.3 以原子層沉積方式氮化閘極介電層及退火處理 32
2.4.4 金屬電極沉積及退火處理 32
2.4.5 源極(Source)、汲極(Drain)、基極(Base)的形成 32
2.4.6 活化源極(Source)和汲極(Drain)並沉積元件保護層 33
2.4.7 接出金屬導線、燒結 33
2.5 金氧半電容電性量測 33
2.5.1 電容-電壓 (C-V) 特性量測 34
2.5.2 電流-電壓 (I-V) 特性量測 34
2.5.3 遲滯 (Hysteresis) 特性量測 34
2.5.4 Stress-Induced Vfb shift (△Vfb)特性量測 35
2.5.5 Stress-Induced Leakage Current (SILC)特性量測 35
2.6 金氧半電晶體電性量測 35
2.6.1 載子移動率(Mobility)特性量測 36
2.6.2 可靠度(FN Stress & CHC Stress)特性量測 36
2.7 物性分析 37
2.7.1 X光繞射儀 37
2.7.2 穿透式電子顯微鏡 38
2.7.3 二次離子質譜儀 38
2.7.4 X光光電子能譜儀 38

第三章 化學成長界面層與電漿成長界面層對金氧半電容電特性影響 42
3.1 研究動機 42
3.2 製程與量測 44
3.2.1 對化學成長氧化層ex-situ堆疊介電層之製程條件 44
3.2.2 以原子層沉積機台in-situ堆疊界面層與介電層之製程條件 44
3.2.3 量測參數 45
3.3 實驗結果與討論 45
3.3.1化學成長氧化層ex-situ堆疊介電層和原子層沉積機台in-situ堆疊界面層與介電層對元件及可靠度的影響 45
3.3.2化學成長氧化層ex-situ堆疊介電層和原子層沉積機台in-situ堆疊界面層與介電層材料物性分析 48
3.4 結論 49

第四章 化學成長界面層與電漿成長界面層對金氧半電晶體電特性影響 71
4.1 研究動機 71
4.2 製程與量測 72
4.2.1製程條件 72
4.2.2量測參數 73
4.3 實驗結果與討論 74
4.3.1 不同方式成長SiO2界面層之電晶體在閘極電壓的影響 74
4.3.2 不同方式成長SiO2界面層之電晶體對汲極電流的影響 75
4.3.3 不同方式成長SiO2界面層之電晶體對載子遷移率的影響 75
4.4 結論 76

第五章 界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之金氧半電晶體電特性研究 90
5.1 研究動機 90
5.2 製程與量測 91
5.2.1 界面層經各種鹵素電漿處理之後閘極(Gate-Last)金氧半電晶體製程條件 91
5.2.2 界面層經各種鹵素電漿處理之前閘極(Gate-First)金氧半電晶體製程條件 93
5.2.3 量測參數 94
5.3 實驗結果與討論 95
5.3.1 界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之前閘極(Gate-First)和後閘極(Gate-Last)金氧半電晶體電特性現象分析比較 95
5.3.2 界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之後閘極(Gate-Last)金氧半電晶體電特性分析 96
5.3.3界面層經各種鹵素電漿處理並搭配高介電層氮氧化鉿之前閘極(Gate-First)金氧半電晶體電特性分析 97
5.4 結論 99

第六章 結論與展望 122
6.1結論 122
6.2展望 124

參考文獻 126

參考文獻
[1] Jeff Pettinato,International Technology Roadmap for Semiconductors, 2001
[2] Buchanan, Microelectron. Eng.,vol 36, pp.13-20,1997
[3] H. S. Momose, IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996
[4] D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264, 1999
[5] J. H. Stathis, IEEE Transactions on Device and Materials Reliability, vol.1, pp.43-59, 2001
[6] J. H. Stathis, IEEE International Electron Devices Meeting, pp.167-171, 1998
[7] A. I. Kingon, Nature 406, p.1032
[8]H.-S.P. Wong, IBM J. Res. &Dev, vol. 46, p.133-168, 2002
[9] S. M. Sze, Physics of Semiconductor Devices, Second printing July,p.469-486,1996
[10] Yuan Taur, First published 1998, Reprinted, p.161, 187, 1999.
[11] International Technology Roadmap for Semiconductor, 2003
[12] M.Houssa,Material Science and Enginerring R,p.37-85,2006
[13] Tung Ming Pan, Appl. Phys. Lett. vol.78, p.1439
[14] T. H. Hou ., Meeting of the Electrochemical Society, SaltLake City , Utah, 2002
[15] Heiji Watanabe, APL VOLUME 85, NUMBER 3,2008
[16] A. I. Kingon, Nature 406, p.1032,2000
[17]Hiroaki Arimura ,Applied Surface Science 254 6119–6122,2008
[18] J. Huang, D. Heh, Symposium on VLSI Technology Digest of Technical Papers, p.34,2009
[19] G.D. Wilk, J. Appl. Phys. 89, p.5243, 2001
[20] T.A. Raju, JAP 52 p.4877, 1981
[21] P.Sivasubramani, IEDM, p.543 ,2007
[22] G.D. Wilk , J. Appl. Phys. 87, p.484, 2000
[23] A.Kumar , Soc. 55, p.439, 1972
[24] C.Hobbs, et al., IEEE IEDM. 2001, 30.1.1, 2001
[25] S.Saito., IEDM, p.7, 2003
[26] E.Gusev, IEDM., MRS Bull, 2001
[27] Hao Jin, Photovoltaic Energy Conversion,Conference Record of the 2006 IEEE 4th World Conference ,p1071,2006
[28] Ronald Inman , Gregory Jursich, Thin Solid Films 516 8498–8506,2008
[29] Georgios Vellianitis et al. , TED, 2009
[30] Changhwan Choi, et al. , JAP 108, 064107 ,2010
[31] E. Dentoni Litta, et al. , Ultimate Integration on Silicon (ULIS), 2012
[32] R. Woltjer, et al., IEEE Trans. Electron Devices, vol. 42, pp.109-115, 1995
[33] Satoshi Kamiyama, IWGI 2003, p. 46, Tokyo
[34] C. H. Chen, et al., IEEE EDL 22, p.260, 2001
[35] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006
[36] C Kang, et al., IEEE, p.122, 2005
[37] P. O. Hahn, et al., J. Vac. Sci. Technol. A ,vol 2, pp. 574-3, 1984
[38] T. Yamanka, et al., IEEE Electron Device Lett. ,vol 17, pp178-0, 1996
[39] W. K. Chim, et al., J. Apply. Physic , vol 93, pp.4788-3, 2003
[40] M. Cho, J. H. Kim, C. S. Hwang, H.-S. Ahn, S. Han, and J. Y. Won, Appl. Phys. Lett. 90, 182907 2007.
[41] Hong Bae Park ,Samsung Electronics R&D Center, APPLIED PHYSICS LETTERS 94, 042911 ,2009
[42] W. C. Wu, , et al., Solid-State Device Research Conference (ESSDERC), p.416 -419, 2010
[43] D. H. Triyoso, et al. , APL 88, 222901 ,2006
[44] Dominik Fischer and Alfred Kersch ,APL ,p012908 ,2008
[45] H. Jin, S. K. Oh, Y. J. Cho, H. J. Kang, and S. Tougaard, J. Appl. Phys. vol102, 053709 ,2007
[46] Jae Hyuck Jang, et al. , JAP 109, 023718 ,2011
[47] X. Garros, M. Casse, G. Reimbold, et al., VLSI Technology, pp. 68-69, 2008
[48] 國立清華大學洪皓智論文, 2012