先進混合列高設計的細部擺置__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(216.73.216.146) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	方帷愷
作者(外文):	Fang, Wei-Kai
論文名稱(中文):	先進混合列高設計的細部擺置
論文名稱(外文):	Detailed Placement for Advanced Mixed-Row-Height Designs
指導教授(中文):	麥偉基
指導教授(外文):	Mak, Wai-Kei
口試委員(中文):	王廷基陳勝雄
口試委員(外文):	Wang, Ting-Chi Chen, Sheng-Hsiung
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	資訊工程學系
學號:	110062636
出版年(民國):	112
畢業學年度:	111
語文別:	英文
論文頁數:	34
中文關鍵詞:	先進混合列高設計、細部擺置、實體設計
外文關鍵詞:	Advanced Mixed-Row-Height Designs、Detailed Placement、Physical Design
相關次數:	推薦:0 點閱:0 評分: 下載:0 收藏:0

(此全文20280726後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	考量通用多元件間距限制下的混合元件高度細部擺置
2.	可靈活嵌入緩衝器的零時序差異閘控制時鐘網路建構法
3.	利用重新繞線做擁塞辨識的緩衝器插入
4.	工業FPGA之I/O擺放
5.	多重設計專案晶圓之佈局與切割
6.	雙電壓系統的標準單元擺放
7.	系統單晶片在多重工作電壓下的電壓島佈局
8.	λ幾何平面下時鐘樹建立的線長與鑽孔最佳化
9.	Accurate Closed-form Parameterized Block-based Statistical Timing Analysis Applying Skew-normal Distribution
10.	閘控制及嵌入緩衝器之時鐘樹拓樸排序法
11.	同時使用多重工作電壓和多重臨界電壓伴隨邏輯閘置換之低功率賦值方法
12.	特殊應用積體電路及現場可程式化邏輯陣列之緩衝器嵌入方法
13.	I/O Signal Skew Aware Floorplanning and Pad Assignment Techniques for Flip-Chip
14.	Maze Routing with Minimum Cost Buffer Insertion under Slew and Obstacle Constraints
15.	Incremental Floorplanning for I/O Signal Skew Improvement

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入