高效推論之神經網路架構、硬體加速器與映射協同優化技術__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(3.145.16.81) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	楊鈞凱
作者(外文):	Yang, Jiun-Kai
論文名稱(中文):	高效推論之神經網路架構、硬體加速器與映射協同優化技術
論文名稱(外文):	Co-optimization of Neural Architecture, Hardware Accelerator, and Mapping for Eﬀicient Inference
指導教授(中文):	黃稚存
指導教授(外文):	Huang, Chih-Tsun
口試委員(中文):	劉靖家謝明得
口試委員(外文):	Liou, Jing-Jia Shieh, Ming-Der
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	資訊工程學系
學號:	110062533
出版年(民國):	112
畢業學年度:	112
語文別:	英文
論文頁數:	82
中文關鍵詞:	神經網路架構搜索、設計空間探索、硬體代價模型、軟硬體協同優化
外文關鍵詞:	Neural Architecture Search、Design Space Exploration、HW Cost Model、HW/SW Co-optimization
相關次數:	推薦:1 點閱:569 評分: 下載:0 收藏:0

(此全文20280925後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	無線測試系統之測試協定設計及實作
2.	適用於高效能橢圓曲線密碼系統處理器之設計架構
3.	高產能低功率先進加密標準晶片之設計與網路應用
4.	具功率意識AES加密器之設計
5.	內嵌式數位訊號處理器之偵錯基礎架構設計
6.	高速率具可擴展性的 IPSec 處理器
7.	無線測試系統模型與雛形之建構
8.	功率適應方法之設計與評估
9.	內嵌式數位訊號處理器之偵錯追蹤技術
10.	用於非揮發性記憶體之低密度同位檢查編解碼器設計
11.	Real-Time Embedded Debug and Trace Platform for System-on-Chip
12.	High-Performance Architecture for Elliptic Curve Cryptography over Binary Field
13.	Multicast Test Protocol Modeling and Evaluation for the Wireless IC Test Platform
14.	Adaptive Power and Energy Management of the Symmetric Key Cryptographic Cores
15.	Design and Evaluation of the Low-Density Parity-Check CODEC for Non-Volatile Memories

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入