應用編譯器整合最佳化之神經網路加速器虛擬平台__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(216.73.216.146) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	嚴中璟
作者(外文):	Yan, Zhong-Jing
論文名稱(中文):	應用編譯器整合最佳化之神經網路加速器虛擬平台
論文名稱(外文):	A Virtual Platform with Compiler-Integrated Optimization for Neural Network Accelerators
指導教授(中文):	黃稚存
指導教授(外文):	Huang, Chih-Tsun
口試委員(中文):	劉靖家李毅郎
口試委員(外文):	Liou, Jing-Jia Li, Yih-Lang
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	資訊工程學系
學號:	109062550
出版年(民國):	111
畢業學年度:	111
語文別:	英文
論文頁數:	65
中文關鍵詞:	神經網路、加速器、電子系統層級
外文關鍵詞:	Neural Network、Accelerator、Electronic System Level、ESL、TVM
相關次數:	推薦:0 點閱:513 評分: 下載:0 收藏:0

(此全文20271003後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	基於卷積神經網路加速器之塊狀結構化剪枝
2.	基於加速器限制之複合式建構模塊神經網路搜索
3.	利用卷積神經網路中的稀疏性改良位元序列快取記憶體
4.	多樣神經網路於卷積加速器之優化映射流程
5.	加速器感知神經網路架構搜尋
6.	針對 TVM AI 編譯器支援神經網路之數學運算在 RISC-V 向量化的方法
7.	無線測試系統之測試協定設計及實作
8.	適用於高效能橢圓曲線密碼系統處理器之設計架構
9.	高產能低功率先進加密標準晶片之設計與網路應用
10.	具功率意識AES加密器之設計
11.	內嵌式數位訊號處理器之偵錯基礎架構設計
12.	高速率具可擴展性的 IPSec 處理器
13.	無線測試系統模型與雛形之建構
14.	功率適應方法之設計與評估
15.	內嵌式數位訊號處理器之偵錯追蹤技術

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入