深度卷積神經網路之混合引擎推論加速器架構設計__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(3.17.81.228) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	楊政諺
作者(外文):	Yang, Cheng-Yen
論文名稱(中文):	深度卷積神經網路之混合引擎推論加速器架構設計
論文名稱(外文):	Architecture Design of Hybrid-Engine DCNN Inference Accelerators
指導教授(中文):	黃稚存
指導教授(外文):	Huang, Chih-Tsun
口試委員(中文):	謝明得金仲達
口試委員(外文):	Shieh, Ming-Der King, Chung-Ta
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	資訊工程學系
學號:	109062540
出版年(民國):	111
畢業學年度:	111
語文別:	英文
論文頁數:	70
中文關鍵詞:	卷積神經網路、加速器、架構、列固定資料流
外文關鍵詞:	DCNN、Accelerator、Architecture、Row Stationary Dataflow
相關次數:	推薦:0 點閱:479 評分: 下載:0 收藏:0

(此全文20271215後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	針對深度卷積神經網路之具彈性加速器設計
2.	基於壓縮式卷積神經網路之推論加速器設計
3.	深度卷積神經網路加速器之設計探索方法
4.	卷積神經網路定點數量化技術與加速器之軟性錯誤分析
5.	以硬體及演算法協同設計實現具位元寬度彈性之卷積神經網路及可調式非揮發記憶體內運算加速器
6.	高效面積與能源之叢集式卷積神經網路推論加速器架構
7.	有效運用頻寬與儲存之可調式特徵圖壓縮式卷積神經網路推理加速器
8.	具備輸入稀疏性設計之可重建的突波卷積神經網路加速器
9.	用於 AI 加速器之硬體友善數字格式與基於數值感知的錯誤偵測和校正機制
10.	針對編解碼器卷積神經網路之高效能資料流加速器設計
11.	無線測試系統之測試協定設計及實作
12.	適用於高效能橢圓曲線密碼系統處理器之設計架構
13.	高產能低功率先進加密標準晶片之設計與網路應用
14.	具功率意識AES加密器之設計
15.	內嵌式數位訊號處理器之偵錯基礎架構設計

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入