混合數據流的深度神經網路推理加速器設計優化__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(18.116.14.71) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	陳孜宇
作者(外文):	Chen, Tzu-Yu
論文名稱(中文):	混合數據流的深度神經網路推理加速器設計優化
論文名稱(外文):	Design Optimization of DNN Inference Accelerator with Hybrid Dataflows
指導教授(中文):	黃稚存
指導教授(外文):	Huang, Chih-Tsun
口試委員(中文):	劉靖家謝明得
口試委員(外文):	Liou, Jing-Jia Shieh, Ming-Der
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	資訊工程學系
學號:	108062616
出版年(民國):	111
畢業學年度:	110
語文別:	英文
論文頁數:	64
中文關鍵詞:	加速器、輸出固定、行固定、深度神經網路、優化、混合固定
外文關鍵詞:	accelerator、row stationary、output stationary、hybrid stationary、deep neural network、optimization
相關次數:	推薦:0 點閱:387 評分: 下載:0 收藏:0

(此全文20270605後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	應用於深度神經網絡資料處理以基於時域脈衝邊緣6T靜態隨機存取記憶體之記憶體內運算結構
2.	多重深度神經網路負載調度應用於小晶片建構之加速器
3.	無線測試系統之測試協定設計及實作
4.	適用於高效能橢圓曲線密碼系統處理器之設計架構
5.	高產能低功率先進加密標準晶片之設計與網路應用
6.	具功率意識AES加密器之設計
7.	內嵌式數位訊號處理器之偵錯基礎架構設計
8.	高速率具可擴展性的 IPSec 處理器
9.	無線測試系統模型與雛形之建構
10.	功率適應方法之設計與評估
11.	內嵌式數位訊號處理器之偵錯追蹤技術
12.	用於非揮發性記憶體之低密度同位檢查編解碼器設計
13.	Real-Time Embedded Debug and Trace Platform for System-on-Chip
14.	High-Performance Architecture for Elliptic Curve Cryptography over Binary Field
15.	Multicast Test Protocol Modeling and Evaluation for the Wireless IC Test Platform

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入