用於加速電路除錯之錯誤降低方法__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(18.118.95.164) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	楊惇安
作者(外文):	Yang, Dun-An
論文名稱(中文):	用於加速電路除錯之錯誤降低方法
論文名稱(外文):	A Fault Reduction Method for Accelerating Electrical Bug Localization
指導教授(中文):	劉靖家
指導教授(外文):	Liou, Jing-Jia
口試委員(中文):	陳海力謝明得黃稚存
口試委員(外文):	Chen, Harry-H Hsieh, Ming-De Huang, Chih-Tsun
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	電機工程學系
學號:	108061581
出版年(民國):	111
畢業學年度:	110
語文別:	英文
論文頁數:	59
中文關鍵詞:	可靠度測試、除錯測試、架構正確執行、暫態錯誤、錯誤注入
外文關鍵詞:	Reliability、Debugging、ACE、Transient Faults、Fault Injection
相關次數:	推薦:0 點閱:830 評分: 下載:0 收藏:0

(此全文20270615後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	用於瞬態錯誤調試之多輸入移位暫存器區塊降低方法
2.	基於FPGA仿真用於加速降低暫態錯誤之分析
3.	深次微米缺陷之路徑延遲診斷技術
4.	針對延遲錯誤之以硬體為基底之虛擬窮盡測試樣本產生器
5.	FPGA內部繞線延遲錯誤之內建自我測試
6.	評估場可程式化閘級陣列測試電路之統計延遲缺陷涵蓋率
7.	針對一個新階層式場可程式化邏輯陣列的設計方法
8.	以滿足性為基底的路徑延遲錯誤自動測試向量產生器
9.	比較暫存器轉移層次和邏輯閘層次電路的路徑延遲錯誤研究
10.	針對延遲缺陷及系統性製程變異之缺陷診斷系統
11.	用於延遲錯誤內建自我測試之高效能線性反饋位移暫存器選擇方法
12.	藉由關鍵路徑之間的線性結構進行路徑延遲錯誤疊合
13.	利用主要路徑延遲錯誤之線性結構來降低測試難度
14.	處理樣式相依的延遲錯誤診斷
15.	建立於元件電流波形特性之壓降估算

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入