用於 AI 加速器之硬體友善數字格式與基於數值感知的錯誤偵測和校正機制__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(18.189.143.111) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	吳潤身
作者(外文):	Wu, Jun-Shen
論文名稱(中文):	用於 AI 加速器之硬體友善數字格式與基於數值感知的錯誤偵測和校正機制
論文名稱(外文):	Hardware-Friendly Number Formats and Value-Aware Error Detection and Correction Mechanisms for AI Accelerators
指導教授(中文):	呂仁碩
指導教授(外文):	Liu, Ren-Shou
口試委員(中文):	劉靖家黃朝宗張添烜陳坤志賴伯承
口試委員(外文):	Liou, Jing-Jia Huang, Chao-Tsung Chang, Tian-Sheuan Chen, Kun-Chih Lai, Bo-Cheng
學位類別:	博士
校院名稱:	國立清華大學
系所名稱:	電機工程學系
學號:	107061556
出版年(民國):	113
畢業學年度:	112
語文別:	英文
論文頁數:	87
中文關鍵詞:	卷積神經網路、加速器、錯誤偵測及修復、二進位數字格式
外文關鍵詞:	Convolutional Neural Network、Accelerators、Error Detection and Correction、Binary Number Format
相關次數:	推薦:0 點閱:28 評分: 下載:0 收藏:0

(此全文20290702後開放外部瀏覽)
電子全文
摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	針對深度卷積神經網路之具彈性加速器設計
2.	基於壓縮式卷積神經網路之推論加速器設計
3.	深度卷積神經網路加速器之設計探索方法
4.	卷積神經網路定點數量化技術與加速器之軟性錯誤分析
5.	以硬體及演算法協同設計實現具位元寬度彈性之卷積神經網路及可調式非揮發記憶體內運算加速器
6.	高效面積與能源之叢集式卷積神經網路推論加速器架構
7.	有效運用頻寬與儲存之可調式特徵圖壓縮式卷積神經網路推理加速器
8.	具備輸入稀疏性設計之可重建的突波卷積神經網路加速器
9.	深度卷積神經網路之混合引擎推論加速器架構設計
10.	快閃記憶體轉換層高速模擬器之開發及運用
11.	使用非對稱互連架構增進固態硬碟的讀取效能
12.	反及閘快閃記憶體內JPEG圖片數據之保護及修復策略
13.	應用於快閃記憶體儲存系統的JPEG圖像長期保存及修復設計
14.	保序固態硬碟之設計、實現與應用
15.	運用近似運算及省略運算之卷積神經網路低功耗設計

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入