應用於以靜態隨機存取記憶體為基礎之記憶體內運算巨集之高面積效率低功耗多位元讀取電路__國立清華大學博碩士論文全文影像系統

圖書館首頁| 網站地圖| 首頁| 本站說明| 聯絡我們| 相關資源| 台聯大論文系統| 操作說明 | English

帳號：guest(216.73.216.146) 離開系統

字體大小：

字級放大

字級縮小

預設字形

詳目顯示

第 1 筆 / 共 1 筆

第一頁

上一頁

下一頁

最後一頁

/1頁

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士論文系統

、以作者查詢全國書目

論文基本資料
電子全文

作者(中文):	劉汝暉
作者(外文):	Liu, Ru-hui
論文名稱(中文):	應用於以靜態隨機存取記憶體為基礎之記憶體內運算巨集之高面積效率低功耗多位元讀取電路
論文名稱(外文):	An Area-Efficient and Low Power Multibit Readout Circuit for SRAM Based Computing-In-Memory Macro
指導教授(中文):	張孟凡
指導教授(外文):	Chang, Meng-Fan
口試委員(中文):	洪浩喬鄭桂忠
口試委員(外文):	Hong, Hao-Chiao Tang, Kea-Tiong
學位類別:	碩士
校院名稱:	國立清華大學
系所名稱:	電機工程學系
學號:	107061468
出版年(民國):	110
畢業學年度:	109
語文別:	英文
論文頁數:	48
中文關鍵詞:	CMOS積體電路、卷積神經網路、記憶體內運算、靜態隨機存取記憶體、低功耗電路、讀取電路
外文關鍵詞:	CMOS integrated circuits、CNN、computing-in-memory (CIM)、SRAM、Low power circuit、Readout circuit
相關次數:	推薦:0 點閱:371 評分: 下載:0 收藏:0

(此全文20260718後開放外部瀏覽)
電子全文
中英文摘要

推文
推薦
評分
引用網址
轉寄

第一頁

上一頁

下一頁

最後一頁

相關論文

1.	一個基於記憶體內運算硬體設計的卷積神經網路部分和量化演算法
2.	以硬體及演算法協同設計實現具位元寬度彈性之卷積神經網路及可調式非揮發記憶體內運算加速器
3.	應用於多位元卷積神經網路以基於高輸入精度計算單元6T靜態隨機存取記憶體之記憶體內運算架構
4.	應用於智慧型資料處理以靜態隨機存取記憶體為基礎之記憶體內運算單元
5.	應用於深度學習資料處理以靜態隨機存取記憶體為基礎之記憶體內運算巨集
6.	應用於深度神經網絡資料處理以基於區域計算單元6T靜態隨機存取記憶體之記憶體內運算巨集
7.	應用於深度神經網絡資料處理以基於電荷分享之分段式位元線6T靜態隨機存取記憶體之記憶體內運算結構
8.	應用於深度神經網絡資料處理以基於時域脈衝邊緣6T靜態隨機存取記憶體之記憶體內運算結構
9.	應用於6T靜態隨機存取記憶體之記憶體內運算巨集之基於脈衝邊緣高效指數運算架構
10.	應用於圖神經網路邊緣裝置之高效能靜態隨機存取記憶體內運算智慧加速器
11.	應用於人工智慧邊緣裝置之高能源效率記憶體內運算技術
12.	高能效記憶體內運算人工智慧處理器之系統與電路共同設計方案
13.	應用於非揮發性記憶體內運算架構之裕度增強電流差與時域混合讀取電路
14.	單電源低電壓8T靜態隨機存取記憶體
15.	低電壓高速內嵌式靜態隨機存取記憶體

簡易查詢 | 進階查詢 | 論文瀏覽 | 熱門排行 | 管理/審核者登入