資料載入處理中...
圖書館首頁
|
網站地圖
|
首頁
|
本站說明
|
聯絡我們
|
相關資源
|
台聯大論文系統
|
操作說明
|
English
簡易查詢
進階查詢
論文瀏覽
熱門排行
我的研究室
上傳論文
建檔說明
常見問題
帳號:guest(18.118.0.248)
離開系統
字體大小:
詳目顯示
第 1 筆 / 共 1 筆
/1
頁
以作者查詢圖書館館藏
、
以作者查詢臺灣博碩士論文系統
、
以作者查詢全國書目
論文基本資料
電子全文
作者(中文):
張有騰
作者(外文):
Chang, Yu-Teng
論文名稱(中文):
減少功能故障模擬中待測錯誤數量之方法
論文名稱(外文):
A Fault Reduction Method for Functional Error Simulation
指導教授(中文):
劉靖家
指導教授(外文):
Liou, Jing-Jia
口試委員(中文):
陳宏明
江介宏
陳海力
口試委員(外文):
Chen, Hung-Ming
Jiang, Jie-Hong
Chen, Harry-H
學位類別:
碩士
校院名稱:
國立清華大學
系所名稱:
電機工程學系
學號:
105061542
出版年(民國):
109
畢業學年度:
108
語文別:
英文
論文頁數:
52
中文關鍵詞:
減少待測錯誤
、
架構正確執行
、
功能性故障模擬
外文關鍵詞:
Fault Reduction
、
ACE
、
Functional Error Simulation
相關次數:
推薦:0
點閱:613
評分:
下載:0
收藏:0
(此全文20250810後開放外部瀏覽)
電子全文
中英文摘要
推文
當script無法執行時可按︰
推文
推薦
當script無法執行時可按︰
推薦
評分
當script無法執行時可按︰
評分
引用網址
當script無法執行時可按︰
引用網址
轉寄
當script無法執行時可按︰
轉寄
top
相關論文
1.
深次微米缺陷之路徑延遲診斷技術
2.
針對延遲錯誤之以硬體為基底之虛擬窮盡測試樣本產生器
3.
FPGA內部繞線延遲錯誤之內建自我測試
4.
評估場可程式化閘級陣列測試電路之統計延遲缺陷涵蓋率
5.
針對一個新階層式場可程式化邏輯陣列的設計方法
6.
以滿足性為基底的路徑延遲錯誤自動測試向量產生器
7.
比較暫存器轉移層次和邏輯閘層次電路的路徑延遲錯誤研究
8.
針對延遲缺陷及系統性製程變異之缺陷診斷系統
9.
用於延遲錯誤內建自我測試之高效能線性反饋位移暫存器選擇方法
10.
藉由關鍵路徑之間的線性結構進行路徑延遲錯誤疊合
11.
利用主要路徑延遲錯誤之線性結構來降低測試難度
12.
處理樣式相依的延遲錯誤診斷
13.
建立於元件電流波形特性之壓降估算
14.
建立於透鏡像差模擬之系統性變異及其在路徑延遲估測的應用
15.
用於傳輸錯誤內建自我測試之最佳化線性反饋位移暫存器及種子轉換電路
簡易查詢
|
進階查詢
|
論文瀏覽
|
熱門排行
|
管理/審核者登入